4款“王炸”验证EDA工具！芯华章推出验证平台，提高芯片设计效率 _信息快讯

芯东西（公众号：aichip001）
作者 | ZeR0
编辑 | 漠影
芯东西11月24日报道，今日， EDA创企芯华章推出4款拥有自主知识产权的数字验证EDA产品，以及统一底层框架的智V验证平台。
被誉为芯片业“工业母机”的EDA ，是数字化产业的底层关键技术，连接并贯穿了芯片与科技应用的发展，对于降低芯片设计门槛、帮助芯片设计企业降本增效至为关键。
芯华章成立于2020年3月，是国产EDA生力军之一，其全球近300名员工仅用不到两年，便从零起步研发出今日发布的这些新品。这些新品将在实现多工具协同、降低EDA使用门槛的同时，提高芯片整体验证效率。
“我相信今天， 2021年11月24日，不但对于芯华章，甚至对于整个EDA行业，对于集成电路设计产业，都将是一个有着重大影响、有着深远意义的一天。 ”芯华章科技董事长兼CEO王礼宾说。
当前芯华章已汇集一批国际威望很高的EDA科学家、资深专家、优秀工程师及经验丰富的管理运营团队，在全球分布9个研发中心。
同时，芯华章致力于面向未来的EDA 2.0软件和智能化电子设计平台的研发，以技术革新加速芯片创新效率，让芯片设计更简单、更普惠。
一、数字验证环境存在三大痛点
芯华章科技首席科学家林财钦首先回顾了EDA与芯片设计的历史。

文章插图

上世纪七八十年代，电路设计基本靠手工操作，效率非常低；到90年代，芯片设计开始可以用软件来编译，能很快从high level到底层来完成设计，这催化了90年代芯片设计效率爆发式增长。进入21世纪，大家发现芯片的很多模块能重复使用，如果用SoC IP设计概念，效率可以进一步提升。
根据DARPA报告，今天的芯片设计规模与成本快速上升，上世纪80年代到2000年，工具还可以支持设计的需求，所以成本和设计时间还算合理；但到2000年之后，尤其到现在，设计的成本急速升高，这背后的原因，就是在2000年后，缺少新的高效工具来支持芯片设计的复杂度。

文章插图

IBS报告显示了芯片设计成本主要花在什么地方，可以看到有两大块，一是功能验证，二是软件开发。其中，验证贯穿了整个集成电路设计流程，可以通过早期的软件开发、早期Post-Si验证等来缩短设计周期。

文章插图

【4款“王炸”验证EDA工具！芯华章推出验证平台，提高芯片设计效率】尽管EDA工具已经进步很多，当前EDA领域仍面临5大挑战：1）系统需求与硬件芯片设计之间的差距；2）成本、复杂性和风险不断增加；3）40%-50%的设计周期和成本花在验证工作上；4）高度依赖于工程师的经验；5）从需求到应用的长周期。
据芯华章科技董事长兼CEO王礼宾分享，数字验证环境有三大普遍痛点：

文章插图

（1）工具缺乏兼容性：每个工具都能解决相应问题，但由于算法引擎不能进行有效的交互与共享，无法做到互联互通，相互反馈，使得芯片研发是在重复造轮子，甚至有使用不同的工具进行验证，得到的结果并不一致。
（2）数据碎片化：这降低了验证重用的可能性，让结果的调试分析和验证收敛变得更加困难。比如芯片长达1-2年验证过程中，往往使用不止一种工具，每种工具都能产生验证覆盖率，但融合共享覆盖率却迟迟难以实现。对碎片化问题的影响下，业内普遍共识是数字验证中的激励移植、重复编译、碎片化调试所浪费的时间占到了总体验证时间的30%以上。

特别声明：本站内容均来自网友提供或互联网，仅供参考，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系，我们将在24小时内删除。